Very High Speed ​​Integrated Circuits Hardware Description Language , o VHDL , è un linguaggio di modellazione utilizzato per descrivere i circuiti . Esso è utilizzato per testare la logica , simulando , per esempio , una macchina , ed è più comunemente impiegato come parte del processo di progettazione . VHDL può essere utilizzato anche come un linguaggio di programmazione per i programmi di elaborazione testi . All'interno di una prova VHDL o programma , istruzioni sequenziali guidare il processo , procedendo in un ordine specifico . Progettazione di macchine

sviluppatori utilizzano VHDL per progettare circuiti teorici che possono essere sintetizzati e configurati in un circuito reale per una macchina reale . Quando scritto , VHDL somiglia altri linguaggi di programmazione utilizzando i comandi e le porte logiche, i dati di processo e quindi guidare il processo o il programma al successivo passo logico . Si utilizza spesso la logica booleana , o la logica in base a "decisioni" che si può rispondere in opposti forti , come " off " e "on" , "sì" e "no" ; " . Falso " o " vero" e

Descrivendo Machines

VHDL descrive il sistema su cui un programmatore può costruire una macchina , ma in termini astratti . In seguito , questi termini astratti possono essere mappati come circuiti reali, ma durante la codifica iniziale , programmatori di creare un flusso di dati o informazioni che si muove secondo un algoritmo o un percorso del flusso . Utilizzando un algoritmo elabora le informazioni attraverso questo algoritmo , fornisce una risposta, e che la risposta determina quindi il passo successivo nel processo . In percorsi di flusso , dato arriva ad una porta logica quale decide , basato sulla logica Booleana , il passaggio successivo . Le prossime tappe sono controllate da istruzioni sequenziali , che sono forniti in un certo , ordine predeterminato e guidano i dati o informazioni in questo ordine.
Sequenziale Dichiarazioni

un'istruzione sequenziale viene utilizzato nel corpo del processo descritto nel file VHDL . L'istruzione sequenziale thusly chiamato a causa che insegnare affermazione deve essere eseguito in sequenza , e questo ordine viene impostato durante la programmazione del processo . Come un file VHDL viene letto da cima a fondo , istruzioni sequenziali che compaiono verso la parte superiore vengono eseguiti prima , con le successive dichiarazioni effettuate come sono raggiunti , in movimento verso il basso .
Condizioni

dichiarazioni sequenziali iniziano affermando una condizione. Questa condizione rappresenta la scelta binaria logica booleana , ed inizia l'esecuzione dell'istruzione sulla base del valore determinato dalla condizione. Ad esempio , la condizione può rappresentare "vero" o " falso ", e se i dati o le informazioni è, infatti , vero o falso determina la dichiarazione sequenziale nido , portando i dati o le informazioni per il resto del processo.

• Come sostituire attributi utilizzando XSL 
• Quali sono streaming classi