Il processore MIPS è stato, infatti , uno dei primi processori per computer set disponibili in commercio Reduced Instruction . Processori RISC supportano un numero relativamente piccolo di istruzioni rispetto ai processori di computer set di istruzioni complesse , ma possono eseguire queste istruzioni molto rapidamente e sono quindi più veloci e più efficienti rispetto ai loro omologhi CISC . Processori MIPS sono caratterizzati da un gran numero di registri - piccole locazioni di memoria ad alta velocità - il numero e il carattere di istruzioni e il numero di stadi visibili nella pipeline di elaborazione . Oggi, i processori MIPS sono utilizzati in una vasta gamma di dispositivi , tra cui computer , PDA e console di gioco .
Instruction Fetch e Decodifica
L'esecuzione di una istruzione da un processore MIPS può essere suddiviso in cinque fasi distinte , conosciute come l'istruzione fetch, decodifica di istruzioni , esecuzione , accesso alla memoria e scrivere di nuovo . L'istruzione recuperare stadio recupera l' istruzione successiva dalla memoria secondo l' indirizzo memorizzato in un registro detto registro contatore di programma , e memorizza l'istruzione nel registro di istruzioni . La fase di decodifica di istruzioni decodifica l' istruzione , calcola il contatore di programma successivo e legge qualsiasi operandi necessari dal file registro .
Esecuzione
La fase di esecuzione esegue il istruzione da eseguire tutte le operazioni aritmetiche e unità logica , come l'addizione , sottrazione, moltiplicazione e le operazioni booleane . La fase di accesso alla memoria esegue l'accesso alla memoria , se necessario , per l'istruzione corrente , mentre il back stage di scrittura scrive il risultato di istruzioni che hanno un risultato , o registri destinazione , tornare al file di registro .
architettura
l'architettura del set di istruzioni MIPS ha subito diverse incarnazioni poiché l'architettura a 32 bit originale , nota come MIPS -I , che è stato utilizzato nel processore MIPS R2000 nel 1986. MIPS - II ha aggiunto ulteriori istruzioni , MIPS - III esteso lo spazio di indirizzamento a 64 bit e MIPS -IV aggiunge miglioramenti per i calcoli in virgola mobile . MIPS Technologies ha cercato di razionalizzare l'architettura MIPS nelle versioni a 32 -bit e 64 -bit , che sono comunque del tutto compatibili . L' azienda ha anche sviluppato una istruzione di compressione architettura del set di codice , noto come microMIPS , che utilizza solo 16 bit per ogni istruzione e così fornisce le prestazioni della versione a 32 bit , con una riduzione delle dimensioni del codice di circa il 35 per cento .
hardware © www.354353.com